<u>Previous Doc</u> <u>Next Doc</u> <u>Go to Doc#</u> First Hit

Generate Collection

L52: Entry 1 of 1

File: JPAB

Feb 12, 2004

PUB-NO: JP02004047516A

DOCUMENT-IDENTIFIER: JP 2004047516 A

TITLE: SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND ITS LAYOUT METHOD

PUBN-DATE: February 12, 2004

INVENTOR-INFORMATION:

NAME COUNTRY

SONOHARA, HIDEO

ASSIGNEE-INFORMATION:

NAME COUNTRY

NEC ELECTRONICS CORP

APPL-NO: <u>JP2002199192</u> APPL-DATE: July 8, 2002

INT-CL (IPC): H01 L 21/822; G06 F 17/50; H01 L 21/82; H01 L 27/04

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit device in which design flexibility is enhanced and the number of I/O buffers (number of signals) can be increased while suppressing an increase in dead space or area of a substrate.

SOLUTION: A semiconductor integrated circuit device comprising an area I/O 3, a macro 4 and a peripheral I/O 2 is employed. The area I/O 3 is arranged at an arbitrary position in a gate region 5 on a chip 1 or on the periphery thereof and includes a plurality of I/O buffers. The macro 4 is arranged at an arbitrary position in the gate region 5. The periphery I/O 2 includes a plurality of I/O buffers arranged on the periphery thereof. The macro 4 is combined with the area I/O 3 which is used therein and arranged at an arbitrary position thereof. Furthermore, a plurality of logic gates are arranged in the gate region 5.

COPYRIGHT: (C) 2004, JPO

Previous Doc Next Doc Go to Doc#

(19) 日本国特許庁(JP)

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特**阻2004-47516** (P2004-47516A)

(43) 公開日 平成16年2月12日 (2004.2.12)

			(10)				_ (
(51) Int.C1. ⁷	FI				テー	マコード	(参#	
HO1L 21/822	HO1L	27/04	Α		5 B (046		
GO6F 17/50	GO6F	17/50	658A		5 F (38		
HO1L 21/82	HO1L	21/82	С		5 F (064		
HO1L 27/04		,						
		審査請求	未請求	請求項6	の数 10	ΟL	(全	15 頁)
(21) 出願番号	特願2002-199192 (P2002-199192)	(71) 出願人	302062	2931				
(22) 出願日	平成14年7月8日 (2002.7.8)	(* -)		エレクト	ロニク	ス株式	会社	
	1,9411,10,404 (20021110)			県川崎市				3番地
		(74) 代理人			, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	1 1 1 1 1 1 1		
		(* 1) (4.2)		工藤	寠			
		(72) 発明者						
		(-))		港区芝王	T	番1号	日本	雷気株
			式会社					->-
		Fターム(*			RA05			
		. / (38 CA03		CA10	EZ09	EZ20
				64 BB02		BB13	BB15	BB27
			51 0	DDO1	DD26	DD42	DD 44	нно6
		1		וטעע	<i>DD2</i> 0	リ リマム	דדעע	11100


(54) 【発明の名称】半導体集積回路装置及び半導体集積回路装置のレイアウト方法

(57)【要約】

【課題】設計の自由度が向上し、デッドスペースや基板 面積の増加を抑制しながら、 I/Oバッファ数(信号数)を増加させることが可能な半導体集積回路装置を提供 する。

【解決手段】エリア I / O 3 と、マクロ 4 と、周辺 I / O 2 とを具備する半導体集積回路装置を用いる。エリア I / O 3 は、チップ 1 上のゲート領域 5 又は周辺部の任意の位置に配設され、複数の I / O バッファを含む。マクロ 4 は、ゲート領域 5 の任意の位置に配設されている。周辺 I / O 2 は、その周辺部に配設された複数の I / O バッファを含む。そして、マクロ 4 は、マクロ 4 に用いるエリア I / O 3 と組み合され、その任意の位置に配設される。更に、ゲート領域 5 に配設された複数の論理ゲートを具備する。

【選択図】 図1



【特許請求の範囲】

【請求項1】

チップ上のゲート領域又は周辺部の任意の位置に配設され、複数の I / O バッファを含む エリア I / O と、

前記ゲート領域の任意の位置に配設されたマクロと、

を具備する、

半導体集積回路装置。

【請求項2】

前記周辺部に配設された複数の1/〇パッファを含む周辺1/〇と、

を更に具備する、

請求項1に記載の半導体集積回路装置。

【請求項3】

前記マクロは、前記マクロに用いる前記エリアI/Oと組み合され、前記任意の位置に配設される、

請求項1又は2に記載の半導体集積回路装置。

【請求項4】

前記ゲート領域に配設された複数の論理ゲートを更に具備する、

1乃至3のいずれか一項に記載の半導体集積回路装置。

【請求項5】

複数のマクロの各々に関する情報と、前記複数のマクロの各々に対応するエリア I / Oの 20 情報とを関連付けて記憶しているマクロテーブルと、ここで、前記エリア I / Oは、チップ上のゲート領域又は周辺部の任意の位置に配設可能な複数の I / Oバッファを含み、設計に用いる複数のマクロとしての複数の設計マクロに関する情報と、前記複数の設計マクロの内の高速での情報処理が必要なものを指定する情報としての処理情報と、前記マクロテーブルとに基づいて、前記高速での情報処理が必要な設計マクロとしての高速マクロを選択し、前記高速マクロと前記エリア I / O との組であるエリア I / O 付きマクロを生成する選択部と、

前記設計マクロに関する情報と、前記マクロテーブルとに基づいて、前記エリア I / O 付きマクロを、前記チップ上の所定の場所へ配置するレイアウト設計部と、

を具備する、

半導体集積回路の設計装置。

【請求項6】

前記マクロテーブルの前記複数のマクロの各々に対応するエリアI/〇の情報は、前記エリアI/〇のI/〇バッファの数、前記I/〇バッファの配置及び前記エリアI/〇と前記マクロの最適配置の少なくとも1つの情報を含む、

請求項5に記載の半導体集積回路の設計装置。

【請求項7】

設計に用いる複数のマクロの内、高速に信号の入出力を行う前記マクロとしての高速マクロを選択するステップと、

前記高速マクロと前記高速マクロに用いるエリアI/Oとを組み合せたエリアI/O付き マクロを生成するステップと、

前記高速マクロがゲート領域に含まれるように、前記エリア I / O 付きマクロをチップ上に配置するステップと、

を具備する、

半導体集積回路装置のレイアウト方法。

【請求項8】

前記エリアI/O付きマクロを生成するステップは、

複数のマクロの各々に関する情報と前記複数のマクロの各々に対応するエリア I / O の情報とを関連付けて記憶しているマクロテーブルと、前記高速マクロの情報とに基づいて生成される、

10

30

請求項7に記載の半導体集積回路装置のレイアウト方法。

【請求項9】

前記マクロテーブルの前記複数のマクロの各々に対応するエリア I/Oの情報は、前記エリア I/Oと前記マクロの最適配置の情報を含み、

前記エリア1/0付きマクロをチップ上に配置するステップは、

前記高速マクロに関する情報と、前記マクロテーブルとに基づいて、前記エリア I / O 付きマクロを、前記チップ上の所定の場所へ配置する、

請求項8に記載の半導体集積回路装置のレイアウト方法。

【請求項10】

選択部と、レイアウト設計部と、マクロテーブルとを具備する半導体集積回路装置の設計装置の前記選択部が、設計に用いる複数のマクロとしての複数の設計マクロに関する情報と、前記複数の設計マクロの内の高速での情報処理が必要なものを指定する情報としての処理情報と、前記マクロテーブルとに基づいて、前記高速での情報処理が必要な設計マクロとしての高速マクロを選択し、前記高速マクロとエリアI/Oとの組であるエリアI/O付きマクロを生成するステップと、

前記レイアウト設計部が、前記設計マクロに関する情報と、前記マクロテーブルとに基づいて、前記エリアI/O付きマクロを、前記チップ上の所定の場所へ配置するステップと

を具備し、

前記エリア I / O は、チップ上のゲート領域又は周辺部の任意の位置に配設可能な複数の I / O バッファを含み、

前記マクロテーブルは、複数のマクロの各々に関する情報と、前記複数のマクロの各々に 対応するエリアI/Oの情報とを関連付けて記憶している、

半導体集積回路装置のレイアウト方法をコンピュータに実行させるためのプログラム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体集積回路装置に関し、特に、設計の自由度を向上することが可能な半導体集積回路装置に関する。

[0002]

【従来の技術】

半導体集積回路装置の設計では、予め I / O バッファを配置する領域としての I / O バッファ領域、及び、基本セルやマクロを配置する領域としてのゲート領域の位置が各々決められている。例えば、I / O バッファ領域は、半導体集積回路装置としてのチップの周辺部、ゲート領域は、I / O バッファ領域に囲まれた中央部(内部)である。そして、設計の際、I / O バッファや基本セル、マクロは、その決められた領域の中において、設計、配置される。

[0003]

半導体集積回路装置において、I/Oバッファ数を増加させる方法として、以下のような技術が知られている。

図10は、従来のI/Oバッファ数を増加させる方法を説明する半導体集積回路装置の模式的な平面図である。半導体集積回路装置としてのチップA101-1は、ゲート領域105-1とバッファ領域103-1とを備える。ゲート領域105-1は、基本セルやマクロを含み、半導体集積回路装置の中央部に設けられている。バッファ領域103-1は、I/Oバッファやパッド104を含み、半導体集積回路装置の周辺部全体にわたり、ゲート領域105-1を囲むように設けられている。この場合、I/Oバッファ(バッファ領域103-1)をチップ周辺に配置している。

I/Oバッファの数を増加させる場合、図10に示すように、チップー辺の長さを長くする。すなわち、チップサイズを大きくし、ゲート領域105-2とバッファ領域103-2とを備えるチップB101-2のようにして対応する。このとき、ゲートサイズが小さ 10

20

30

い場合、ゲート領域105-2内のデッドスペースが増加することが考えられる。

[0004]

関連する技術として、特開平4-171756号公報に、半導体集積回路装置の技術が開示されている。この技術の半導体集積回路装置は、基板の中央部にゲート領域を、また周辺部にバッファ領域を夫々設定した半導体集積回路装置において、前記バッファ領域は、周辺部に沿って内、外に相互の間に所定の間隔を隔てて複数重に設けたことを特徴とする

図11は、この技術の半導体集積回路装置を説明する模式的な平面図である。半導体集積回路装置としてのチップ111は、ゲート領域115及びバッファ領域113を備え、両者の間を信号線112で接続している。チップ111最外周のバッファ領域113には多数のI/〇バッファを隙間なく一列に配置する。その内側のバッファ領域113には、間隔を置いてI/〇バッファを複数列配置できる。この技術は、同じ基板面積で、配置可能な1/〇バッファの数を増大させ、基板面積を縮小させることを目的としている。

I/Oバッファの数を増加させる際、複数重のI/Oバッファを配置すると、内側のバッファ領域 I 1 3 が拡大し、ゲート領域 I 1 5 として使用可能な面積が縮小することが考えられる。

[0005]

また、他の関連する技術として、I/O Floorplanning Guide for SA-12 (International Business Machines Corporation、ASIC Products Application Note No. SA14-2309-00、1998)の技術が開示されている。 図12は、この技術の半導体集積回路装置を説明する模式的な平面図である。この技術の半導体集積回路装置としてのチップ121に、マトリックス状に配置されたエリアI/O126と、エリアI/O126の列の間に設けられたゲート領域125を備える。このチップ121は、フリップチップ用であり、周辺部にI/Oバッファを設ける必要はなく、エリア内(中央部)に設けらたI/OバッファとしてのエリアI/O126を用いる。エリアI/O126の配置可能領域は、決められている。そして、その個数を増加させることによりI/Oバッファ数を増加させる。

I/Oバッファの数を増加させる際、I/Oバッファ(エリアI/O126)を配置可能な領域が制限されているため、大きなマクロを配置する場合、エリアI/O126を削除する必要がある。そのため、取り扱える信号数(I/Oバッファ数)が低下することが考えられる。また、I/Oバッファ近傍に基本セルを配置する場合、ラッチアップ等の影響を考慮して、少し距離をあける必要がある。そのため、I/Oバッファを全てエリアI/O126として配置すると、デッドスペースが増加し、ゲート領域125が減少することが考えられる。

[0006]

【発明が解決しようとする課題】

従って、本発明の目的は、設計の自由度の向上する半導体集積回路装置及び半導体集積回路装置のレイアウト方法を提供することである。

また、本発明の他の目的は、デッドスペースの発生を抑さえ、基板面積の増加を抑制しな 40がら、 I/Oバッファ数(信号数)を増加させることが可能な半導体集積回路装置及び半 導体集積回路装置のレイアウト方法を提供することである。

[00007]

【課題を解決するための手段】

以下に、 [発明の実施の形態] で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、 [特許請求の範囲] の記載と [発明の実施の形態] との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、 [特許請求の範囲] に記載されている発明の技術的範囲の解釈に用いてはならない。

[0008]

10

20

40

50

従って、上記課題を解決するために、本発明の半導体集積回路装置は、エリア I / O (3)と、マクロ (4)とを具備する。

エリア I / O (3) は、チップ (1) 上のゲート領域 (5) 又は周辺部の任意の位置に配設され、複数の I / O バッファを含む。マクロ (4) は、ゲート領域 (5) の任意の位置に配設されている。

[0009]

すなわち、エリア I / O (3) やマクロ (4) について、配置する場所を予め設定するのではなく、チップ (1) 上の任意 (例示:チップの周辺部や中心部のような設計上望ましい位置、所定の素子 (群) の近傍、所定の素子 (群) から出来るだけ離れた位置、等)の場所に配置する。

その場合、チップ上の I / O バッファのサイズやパッドの配置構成 (格子状、千鳥状)、パッドピッチが変更された場合でも、同様に適用可能である。

[0010]

また、本発明の半導体集積回路装置は、その周辺部に配設された複数の I / O バッファを含む周辺 I / O (2) を更に具備する。

[0011]

また、本発明の半導体集積回路装置は、マクロ(4)は、マクロ(4)に用いるエリアI/O(3)と組み合され、その任意の位置に配設される。

[0012]

すなわち、マクロ(4)は、マクロ(4)用のエリアI/O(3)(I/Oバッファ、信号パッド、I/Oバッファ用電源パッド、I/Oバッファ用接地パッド及び接続配線を含む)と組み合されて、チップ(1)上の任意の位置に配置される。

[0013]

更に、本発明の半導体集積回路装置は、ゲート領域 (5) に配設された複数の論理ゲート (図示されず) を更に具備する。

[0014]

上記課題を解決するために、本発明の半導体集積回路の設計装置は、マクロテーブル (74)と、選択部 (73)と、レイアウト設計部 (72)とを具備する。

マクロテーブル(74)は、複数のマクロ(4)の各々に関する情報と、複数のマクロ(4)の各々に対応するエリア I/O(3)の情報とを関連付けて記憶している。ここで、エリア I/O(3)は、チップ(1)上のゲート領域(5)又は周辺部の任意の位置に配設可能な複数の I/Oバッファを含む。選択部(73)は、設計に用いる複数のマクロ(4)としての複数の設計マクロ(4)に関する情報と、複数の設計マクロ(4)の内の高速での情報処理が必要なものを指定する情報としての処理情報と、マクロテーブル(74)とに基づいて、その高速での情報処理が必要な設計マクロ(4)としての高速マクロ(4)を選択し、高速マクロ(4)とエリア I/O(3)との組であるエリア I/O付きマクロを生成する。レイアウト設計部(72)は、設計マクロ(4)に関する情報と、マクロテーブル(74)とに基づいて、そのエリア I/O付きマクロを、チップ(1)上の所定の場所へ配置する。

[0015]

また、本発明の半導体集積回路の設計装置は、マクロテーブル(74)の複数のマクロ(4)の各々に対応するエリア I/O(3)の情報は、エリア I/O(3)の I/Oバッファの数、その I/Oバッファの配置及びエリア I/O(3)とマクロ(4)の最適配置の少なくとも 1 つの情報を含む。

[0016]

上記課題を解決するために、本発明の半導体集積回路装置のレイアウト方法は、設計に用いる複数のマクロ(4)の内、高速に信号の入出力を行うマクロ(4)としての高速マクロ(4)を選択するステップと、高速マクロ(4)と高速マクロ(4)に用いるエリアI/O(3)とを組み合せたエリアI/O付きマクロを生成するステップと、高速マクロ(4)がゲート領域(5)に含まれるように、エリアI/O付きマクロをチップ(1)上に

20

30

40

配置するステップとを具備する。

[0017]

すなわち、信号処理に対するチップ(1)上の位置の影響の大きいマクロ(4)を優先的 にチップ(1)上に配置する。

優先性の指標は、上記の高速信号処理の他に、熱の影響(例示:周辺部の方が放熱し易い、中心部の方が熱の伸縮の影響が少ない)、チップ(1)周辺の他の素子との位置関係が例示される。

[0018]

また、本発明の半導体集積回路装置のレイアウト方法は、エリア I / O 付きマクロを生成するステップが、複数のマクロ(4)の各々に関する情報と複数のマクロ(4)の各々に対応するエリア I / O (3) の情報とを関連付けて記憶しているマクロテーブル(7 4)と、高速マクロ(4)の情報とに基づいて生成される。

[0019]

更に、本発明の半導体集積回路装置のレイアウト方法は、マクロテーブル(74)の複数のマクロ(4)の各々に対応するエリアI/O(3)の情報が、エリアI/O(3)とマクロ(4)の最適配置の情報を含んでいる。

そして、エリア I / O 付きマクロをチップ(1)上に配置するステップは、高速マクロ(4)に関する情報と、マクロテーブル(74)とに基づいて、エリア I / O 付きマクロを、チップ(1)上の所定の場所へ配置する。

[0020]

上記課題を解決するために、本発明の半導体集積回路装置のレイアウト方法に関するプログラムは、選択部(73)と、レイアウト設計部(72)と、マクロテーブル(74)と を具備する半導体集積回路装置の設計装置(70)により実行される。

すなわち、選択部(73)が、設計に用いる複数のマクロ(4)としての複数の設計マクロ(4)に関する情報と、複数の設計マクロ(4)の内の高速での情報処理が必要なものを指定する情報としての処理情報と、マクロテーブル(74)とに基づいて、その高速での情報処理が必要な設計マクロ(4)としての高速マクロ(4)を選択し、高速マクロ(4)とエリアI/O(3)との組であるエリアI/O付きマクロを生成するステップと、レイアウト設計部(72)が、設計マクロ(4)に関する情報と、マクロテーブル(74)とに基づいて、エリアI/O付きマクロを、チップ(1)上の所定の場所へ配置するステップとを具備する。

ここで、エリア I / O (3) は、チップ (1) 上のゲート領域 (5) 又は周辺部の任意の位置に配設可能な複数の I / O バッファを含んでいる。また、マクロテーブル (74) は、複数のマクロ (4) の各々に関する情報と、複数のマクロ (4) の各々に対応するエリア I / O (3) の情報とを関連付けて記憶している。

[0021]

【発明の実施の形態】

以下、本発明である半導体集積回路装置及び半導体集積回路装置のレイアウト方法の実施 の形態に関して、添付図面を参照して説明する。

[0022]

図 1 は、本発明である半導体集積回路装置の実施の形態における構成を示す模式的な平面 図である。

半導体集積回路装置としてのチップ1は、チップの周辺部だけでなく、チップの内部においても PADを設けることが可能なチップであり、フリップチップに例示される。周辺I/O2、エリアI/O3、マクロ4及びゲート領域5を具備する。

[0023]

本発明の半導体集積回路装置は、ゲート領域 5 (マクロ 4 を含む)及びバッファ領域(周辺 I / O 2 及びエリア I / O 3 を含む)の位置を、予め固定せず、自由に配置可能とする

すなわち、一つのマクロ4と、そのマクロ4に関わるエリアI/O3(I/Oバッファ、

信号パッド、 I / O バッファ用電源パッド、 I / O バッファ用接地パッド、及び I / O バッファと各パッドとを繋ぐ接続配線)とを一つの設計上の単位(以下、「エリア I / O 付きマクロ」と称する)として用意する。そうすることにより、チップ 1 上の任意の場所へ、エリア I / O 付きマクロを自動的に配置することが容易に実現できる。また、周辺 I / O 2 とエリア I / O 3 とを併用することにより、デッドスペース拡大を抑制しながら I / O バッファ数(信号数)を増加させることも実現可能となる。なお、マクロ 4 と組み合わされるのは、周辺 I / O 2 でも良い。

また、図1は、上記各構成の配置の一例であり、本発明がこの配置に制限されるものでは ない。

[0024]

10

20

以下各構成について説明する。

周辺 I / O 2 は、チップ 1 の周辺部の辺に沿って、素子を設置可能な辺の領域全体に連続して設けられている。そして、 I / O バッファやパッド(信号パッド、 I / O バッファ用電源パッド、 I / O バッファ用接地パッドを含む)を有するバッファ領域である。なお、周辺 I / O 2 の周辺部のパッド上には、マクロ 4 や基本セル(ゲートを構成可能なするトランジスタ素子の集合であり、エリア I / O 3 又は周辺 I / O 2 と配線で接続される)、論理ゲートの一部が重なる(ただし別の層)場合もある。

[0025]

エリア I / O 3 は、チップ 1 上に設けられ、 I / O バッファやパッド(信号パッド、 I / O バッファ用電源パッド、 I / O バッファ用電源パッド、 I / O バッファ用接地パッド、接続配線を含む)を有するバッファ領域である。エリア I / O 3 は、設計により、チップ 1 の中央部だけではなく、周辺部に設置しても良い。また、その大きさも設計により可変である。なお、エリア I / O 3 の周辺部のパッド上には、マクロ 4 や基本セル、論理ゲートの一部が重なる(ただし別の層)場合もある。

[0026]

マクロ4は、チップ1上に設けられ、CPUやRAM、ROM、乗算器のような所定の機能を有するコア(基本セルの大きなもの)である。マクロ4は、エリアI/O3又は周辺I/O2と配線で接続される。マクロ4は、チップ1の中央部だけではなく、周辺部に設置しても良い。

[0027]

30

ゲート領域 5 は、チップ 1 上に設けられ、基本セルやマクロ 4 、論理ゲートの配置される 領域である。ゲート領域 5 は、チップ 1 の中央部だけではなく、周辺部に設置しても良い

[0028]

図1に示すように、この半導体集積回路装置は、周辺 I / O 2 及びエリア I / O 3 を同一チップ 1 上に実現する。

中央部のゲート領域 5 にはエリア I / O 3 を配置する。エリア I / O 3 は、マクロ 4 (コア)の近傍に配置することが出来る。また、エリア I / O 3 周辺もゲート領域 5 として使用できる。

周辺部には、周辺 I / O 2 として I / O バッファを一列に隙間なく配置する。また、エリ 40 ア I / O 3 を周辺部に配置しても良い。

すなわち、周辺 I / O 2 とエリア I / O 3 との組合せにより、デッドスペースを抑えなが 5 I / O バッファ数 (信号数) の増加が可能となる。

[0029]

また、高速(例示:500MHz以上)に信号の入出力を行う必要があるマクロ4又は基本セルに用いるエリアI/O3を、それらマクロ4や基本セルの近傍に配置することが出来る。そして、それ以外のマクロ4や基本セルは、それ以外の部分に配置する。それにより、チップ1での信号処理を高速化することが出来る。加えて、信号遅延を改善することが出来、I/O時のタイミングを合わせ易くなる。

[0030]

20

40

次に、半導体集積回路装置としてのチップの具体的な構造の例を図を参照して説明する。 なお、図2~図5の各チップの面積は全て等しいものとし、一辺のパッド数は29パッド で共通とする。

また、本発明は、図2〜図5の構造に制限されるものではなく、チップ上の I / O バッファのサイズやパッドの配置構成(格子状、千鳥状)、パッドピッチが変更された場合でも、同様に適用可能である。

[0031]

図 2 は、周辺 I / O を有し、エリア I / O を有しないチップ 1 1 を示す。これは、従来の技術(図 1 0)で説明した構造である。チップ 1 1 は、周辺 I / O 1 2 、ゲート領域 1 5 を備える。

周辺 I / O 1 2 は、 I / O バッファ用電源パッド(図中 V 1 で表示、以下同様)としての I / O 電源 1 7、 I / O バッファ用接地パッド(図中 G 1 で表示、以下同様)としての I / O G N D 1 8、 信号パッド(図中 S で表示、以下同様)としての信号端子 1 9 を含む。 信号端子 1 9 の数は、チップ 1 1 におけるピンの数に対応する。図 2 では、 3 2 2 ピンである。

ゲート領域 1 5 及び周辺 I / O 1 2 のその他の機能等については、図 1 のゲート領域 5 及び周辺 I / O 2 と同様である。

[0032]

図 3 は、エリア I / O を有し、周辺 I / O を有しないチップ 2 I を示す。チップ 2 I は、エリア I / O 2 I 、ゲート領域 2 I を備える。

エリア I / O 2 3 は、 I / O バッファ用電源パッド(V 1)としての I / O 電源 2 7、 I / O バッファ用接地パッド(G 1)としての I / O G N D 2 8、 信号パッド(S)としての信号端子 2 9 を含む。信号端子 2 9 の数は、チップ 2 1 におけるピンの数に対応する。図 3 では、 4 1 6 ピンである。図 2 のチップ 1 1 と図 3 のチップ 2 1 は、同一の面積である。すなわち、図 3 のピン数は図 2 の 1 . 2 5 倍であり、同一面積で I / O バッファ数(信号数)が増加している。

ゲート領域 25 及びエリア I / O 2 3 のその他の機能等については、図 1 のゲート領域 5 及びエリア I / O 3 と同様である。

[0033]

図 4 は、エリア I / O 及び周辺 I / O を有するチップ 3 1 を示す。チップ 3 1 は、周辺 I 30 / O 3 2、エリア I / O 3 3、ゲート領域 3 5 を備える。

周辺 I / O 3 2 及びエリア I / O 3 3 は、 I / O バッファ用電源パッド (V 1) としての I / O 電源 3 7、 I / O バッファ用接地パッド (G 1) としての I / O G N D 3 8、 信号パッド (S) としての信号端子 3 9 を含む。信号端子 3 9 の数は、チップ 3 1 におけるピンの数に対応する。図 4 では、 4 7 6 ピンである。図 2 のチップ 1 1 と図 4 のチップ 3 1 は、同一の面積である。すなわち、図 4 のピン数は図 2 の 1 . 4 3 倍であり、同一面積で I / O バッファ数(信号数)が増加している。

ゲート領域35、周辺I/O32及びエリアI/O33のその他の機能等については、図1のゲート領域5、周辺I/O2及びエリアI/O3と同様である。

[0034]

図 5 は、エリア I / O 及び周辺 I / O を有するチップ 4 1 を示す。チップ 4 1 は、周辺 I / O 4 2、エリア I / O 4 3、ゲート領域 4 5を備える。この場合、図 4 に比較して、エリア I / O 4 3 の数を減らし、ゲート領域 4 5 を増やしている。

周辺 I / O 4 2 及びエリア I / O 4 3 は、 I / O バッファ用電源パッド(V 1)としての I / O 電源 4 7、 I / O バッファ用接地パッド(G 1)としての I / O G N D 4 8、 信号パッド(S)としての信号端子 4 9 を含む。信号端子 4 9 の数は、チップ 4 1 におけるピンの数に対応する。図 5 では、 4 1 2 ピンである。図 2 のチップ 1 1 と図 5 のチップ 4 1 は、同一の面積である。すなわち、図 5 のピン数は図 2 の 1 . 2 4 倍であり、同一面積で I / O バッファ数(信号数)が増加している。

ゲート領域45、周辺I/O42及びエリアI/O43のその他の機能等については、図 5

1 のゲート領域 5 、周辺 I / O 2 及びエリア I / O 3 と同様である。 【 O O 3 5 】

図2及び図10のように従来では基本セルを配置していたゲート領域(15、105)に、図3~図5のようにエリアI/O(23、33、43)を配置し、周辺I/O(32、42)をも用いることにより、単位面積当たりの信号密度(I/Oバッファ数)を飛躍的に増加させることが出来る。また、ゲート領域の空き領域へ、周辺I/Oの一部をエリアI/Oとして移動させることにより、チップサイズを縮小させることも可能になる。

[0036]

図 6 は、エリア 1 / 0 の構成の一部の一例を示す図である。エリア 1 / 0 は、パッド 5 1 、 1 / 0 バッファ 5 2 、エリア 1 / 0 本体 5 3 、ガードリングセル 5 4 、配線 5 5 (-1 10 \sim 2) 、デッドスペース 5 6 を備える。

パッド 5 1 は、複数あり、それぞれ信号パッド、1/〇バッファ用電源パッド及び1/〇バッファ用接地パッドのいずれか一つである(図6中では、それらを明記していない)。パッド 5 1 の各々は、1/〇バッファ 5 2 のいずれかと、配線 5 5 により接続されている。なお、図中には、配線 5 5 として配線 5 5 - 1 及び配線 5 5 - 2 のみを例示している。エリア 1 /〇本体 5 3 は、1 /〇バッファ 5 2 及びガードリングセル 5 4 を含み、周囲の基本セル又はマクロ(図示せず)とデッドスペース 5 6 で隔てられている。すなわち、ゲート領域の基本セル又はマクロとエリア 1 /〇本体 5 3 とは同じ層にある。そして、エリア 1 /〇のパッド 5 1 と、その基本セル又はマクロの一部とは、互いに別の層で重なっている。ガードリングセル 5 4 は、ラッチアップ対策用にエリア 1 /〇本体 5 3 の 1 /〇バッファ 5 2 の両端に設けられている。

[0037]

図 7 は、周辺 I / O の構成の一部の一例を示す図である。周辺 I / O は、パッド 6 1 、 I / O バッファ 6 2 、周辺 I / O 本体 6 3 、配線 6 5 、デッドスペース 6 6 を備える。パッド 6 1 は、パッド 5 1 と同様である。パッド 6 1 の各々は、 I / O バッファ 6 2 のいずれかと、配線 6 5 により接続されている。なお、図中には、配線 6 5 の 1 本のみを例示している。周辺 I / O 本体 6 3 は、 I / O バッファ 6 2 を含み、チップの中央側の基本セル又はマクロ(図示せず)とデッドスペース 6 6 で隔てられている。すなわち、ゲート領域の基本セル又はマクロとエリア I / O 本体 6 3 とは同じ層にある。そして、エリア I / O のパッド 6 1 と、その基本セル又はマクロの一部とは、互いに別の層で重なっている。【0 0 3 8】

通常、I/Oバッファ52、62及び基本セル(又はマクロ)間は、スペースが必要である。そのため、図6及び図7に示すように、デッドスペース56、66を設ける必要がある。エリアI/O本体53は、周囲に基本セル(又はマクロ)が配置される。そのため、エリアI/O本体53を多用すると、デッドスペース66の総面積よりもデッドスペース56の総面積が大きくなる。また、エリアI/O本体53は、両端にガードリングセル54を配置するため、周辺I/O本体63本体より広くI/Oバッファ配置領域が必要になる。

図3 (エリア I/O のみ) : 681, 200 μ m²

図 5 (周辺 I / O + エリア I / O) : 3 4 1, 0 0 0 μ m²

すなわち、図3の場合に比較して、図5の場合にはデッドスペースを1/2に抑制することが出来る。従って、周辺I/O及びエリアI/Oの組合せにより、エリアI/Oを多用しないようにすれば、デッドスペースを抑えることが可能となる。そして、デッドスペースを抑えることにより、単位面積当たりの信号数(I/Oバッファ数)を増加させることが出来る。

[0039]

次に、本発明である半導体集積回路装置のレイアウト方法の実施の形態について図面を参照して説明する。

図8は、半導体集積回路装置のレイアウト方法を適用した設計装置を示す構成図である。 設計装置70は、設計装置本体71と、表示装置75と、入出力装置76とを備える。

[0040]

設計装置本体71は、ワークステーションに例示される情報処理装置である。情報処理に必要な情報の入力と情報処理結果の出力を行う入出力装置76、及び、入力や出力内容等を表示する表示装置75に接続されている。設計装置本体71は、プログラムとしてのレイアウト設計部72及び選択部73を備え、マクロテーブル74を搭載している。

[0041]

マクロテーブル74は、マクロの情報(例示:マクロの名称、マクロの種類)と、それらのマクロ4に用いるエリアI/〇3の情報(例示:I/〇バッファの数及びI/〇バッファの配置、関連する信号パッド・I/〇バッファ用電源パッド・I/〇バッファ用接地パッドの数及び配置、I/〇バッファと各パッドとを繋ぐ接続配線、エリアI/〇3とマクロ4との最適配置)とを関連付けて記憶している。

[0042]

選択部73は、設計に使用するマクロ4の情報と、高速でデータ処理を行う必要のあるマクロ4を指定する情報(例示:マクロ名称、マクロの種類)としての処理情報と、マクロテーブル74とに基づいて、設計に使用するマクロ4から高速データ処理を行うマクロ4を選択し、そのマクロ4とエリアI/03との組であるエリアI/0付きマクロを生成する。

[0043]

レイアウト設計部72は、マクロテーブル74に基づいて、生成されたエリア I / O 付きマクロをチップ 1 上の所定の場所へ配置するレイアウト設計を行う。そして、レイアウト設計部72は、更に、従来知られた自動設計プログラムを含み、上記のレイアウトに基づいて、チップの自動設計が可能である。

[0044]

次に、本発明である半導体集積回路装置のレイアウト方法の実施の形態について説明する

図9は、本発明である半導体集積回路装置のレイアウト方法の実施の形態を示すフロー図である。

(1) ステップSO1

設計者は、チップ1の設計に必要な複数のマクロ4(「設計マクロ」とも称する)の種類に関する情報と、そのマクロ4の内の高速でデータ処理を行う必要のあるマクロ4(「高速マクロ」とも称する)を指定する情報としての処理情報とを入出力装置76から入力する。処理情報は、マクロ名称、マクロの種類等のマクロを特定する情報である。ただし、高速処理の速度(例示:500MHz)等の諸特性やチップ1上に配置する際の優先順位などを用いて、マクロを特定することも可能である。

選択部73は、複数のマクロ4の種類と処理情報の入力に基づいて、高速に信号を入出力する必要があるマクロ4を選択する。そして、選択されたマクロ4について、マクロテーブル74から、そのマクロ4に用いる I / O バッファの数及び配置(エリア I / O)の情報を取り出す。そして、マクロ4と、そのマクロ4に関わるエリア I / O 3 とを一つの設計上の単位であるエリア I / O 付きマクロ(高速)として用意する。高速の目安としては、500 M H z 以上である。

(2) ステップ S O 2

レイアウト設計部72は、マクロテーブル74に基づいて、エリアI/〇付きマクロ(高速)を、そのマクロ4がゲート領域5内の高速信号処理に適する場所へ配置されるように配置する。そして、その結果を表示装置75に表示する。

設計者は、表示された配置結果について、ゲート領域 5 内の任意の場所にエリア I / O 付きマクロ (高速)を移動可能である。

10

20

40

(3) ステップS03

レイアウト設計部72は、他のマクロ4の内、他に速い速度(以下「中速」と称する)で信号を入出力する必要があるものがあれば、ステップS01のように、マクロを選択し、エリア1/0付きマクロ(中速)として用意し、ステップS02のように、残りの空いている領域の適する場所へ配置する。

(4) ステップS04

設計者は、チップ1の設計に必要な他のマクロ4や基本セル等を入力する。

レイアウト設計部72は、他のマクロ4又は基本セルを、残りの空いている領域へ配置する。この場合、従来知られた自動設計の方法を利用することが出来る。

[0045]

本発明は、 I / O バッファサイズ、パッド配置構成(格子状、千鳥状)、パッドピッチ等が変更された場合でも、マクロテーブル 7 4 のデータを一部変更するなどの対応により、 上記実施例と同様に適用することが可能である。

[0046]

上記レイアウト方法により、チップ1上の任意の場所へ、エリアI/〇付きマクロを自動的に配置することが容易に実現できる。また、残りのマクロ4や基本セル(図示されず)を、空いているゲート領域5へ配置し、周辺I/〇2とエリアI/〇3とを併用することにより、デッドスペース拡大を抑制しながらI/〇バッファ数(信号数)を増加させることも実現可能となる。なお、マクロ4と組み合わせてエリアI/〇付きマクロとするのは、周辺I/〇2でも良い。

[0047]

【発明の効果】

本発明により、設計の自由度を向上させることが可能となる。その理由は、周辺 I / O 領域、エリア I / O 領域、配線領域等を予め設定せず、エリア I / O 付きマクロを用いてマクロやエリア I / O を任意の場所に配置するようにするからである。

また、本発明により、チップ上のデッドスペースの発生を抑さえ、基板面積の増加を抑制しながら、I/Oバッファ数(信号数)を増加させる(=単位面積当たりの信号数を増加させる)ことが可能となる。その理由は、周辺I/O領域やエリアI/O領域を予め設定せず、その領域を必要に応じて任意に加減することが出来、予め設定した場合に発生し易いデッドスペースをより少なくするように設計できるからである。

【図面の簡単な説明】

【図1】本発明である半導体集積回路装置の実施の形態における構成を示す模式的な平面 図である。

- 【図2】半導体集積回路装置の具体的な構造の例を示す図である。
- 【図3】半導体集積回路装置の具体的な構造の例を示す図である。
- 【図4】半導体集積回路装置の具体的な構造の例を示す図である。
- 【図5】半導体集積回路装置の具体的な構造の例を示す図である。
- 【図6】エリア!/〇の構成の一部の一例を示す図である。
- 【図7】周辺I/Oの構成の一部の一例を示す図である。
- 【図8】半導体集積回路装置の設計装置を示す構成図である。

【図9】本発明である半導体集積回路装置のレイアウト方法の実施の形態を示すフロー図である。

- 【図10】従来の半導体集積回路装置の模式的な平面図である。
- 【図11】従来の半導体集積回路装置の模式的な平面図である。
- 【図12】従来の半導体集積回路装置の模式的な平面図である。

【符号の説明】

- 1 チップ
- 2 周辺 I / O
- 3 エリア 1 / 0
- 4 マクロ

40

30

10

20

20


```
5、15、25、35、45 ゲート領域
11、21、31、41 チップ
12、32、42 周辺 1/0
17、27、27、47 1/0電源
18, 28, 38, 48 I/OGND
19、29、39、49 信号端子
5 1 、 6 1 パッド
5 2 、 6 2 I / O バッファ
53 エリア 1 / 0 本体
   ガードリングセル
55(-1~2)、65 配線
56、66 デッドスペース
6 3
   周辺I/O本体
7 0
    設計装置
7 1
    設計装置本体
7 2
   レイアウト設計部
7 3
    選択部
7 4
   マクロテーブル
7 5
   表示装置
7 6
   入出力装置
101-1 チップA
101-2 チップB
103-1~2、113 バッファ領域
105-1~2、115、125 ゲート領域
111、121 チップ
```

1 1 2 信号線


エリアI/O

1 2 6


【図1】




[図2]




【図3】




【図4】




【図5】




【図6】




【図7】




【図9】




【図8】



【図10】



【図11】



【図12】

